diff --git a/target/cr16c/insn.decode b/target/cr16c/insn.decode
index 9882b3fad9..f2dcb96519 100644
--- a/target/cr16c/insn.decode
+++ b/target/cr16c/insn.decode
@@ -307,6 +307,15 @@ STOR_rrp          0000 0000 0001 0011  1110 .... .... ....  .... .... .... ....
 STOR_abs          1100 1001 .... ....  .... .... .... ....                       width=2          @stor_abs20
 STOR_ind_abs      1100 111. .... ....  .... .... .... ....                       width=2          @stor_ind_abs
 STOR_abs          0000 0000 0001 0011  1111 .... .... ....  .... .... .... ....  width=2          @stor_abs24
+STOR_rrp_imm      1100 0110 00.. ....  .... .... .... ....                       width=2          @stor_disp14_rrp_imm
+STOR_imm          0000 0000 0001 0011  0000 .... .... ....  .... .... .... ....  width=2 dbase=0  @stor_disp20_reg_imm
+STOR_imm          1100 0010 imm:4 ra:4                                           width=2 dbase=1 disp=0  &stor_imm
+STOR_imm          1100 0011 .... ....                                            width=2 dbase=0 disp=%load_u16  @stor_disp16_imm
+STOR_imm          0000 0000 0001 0011  0001 .... .... ....  .... .... .... ....  width=2 dbase=1  @stor_disp20_rp_imm
+STOR_rrp_imm      0000 0000 0001 0011  0010 .... .... ....  .... .... .... ....  width=2          @stor_disp20_rrp_imm
+STOR_abs_imm      1100 0001 .... ....  .... .... .... ....                       width=2          @stor_abs_imm
+STOR_abs_rrp_imm  1100 010. .... ....  .... .... .... ....                       width=2          @stor_abs_rrp_imm
+STOR_abs_imm      0000 0000 0001 0011  0011 .... .... ....  .... .... .... ....  width=2          @stor_abs24_imm
 {
   STOR_rrp        1110 1110 rs:4 rrp:4                    width=4 disp=0                          &stor_rrp
   STOR            1110 1111 .... ....   @stor_disp16_reg  width=4 dbase=1 disp=%load_u16
@@ -321,15 +330,6 @@ STOR_rrp          0000 0000 0001 0011  1010 .... .... ....  .... .... .... ....
 STOR_abs          1100 0111 .... ....  .... .... .... ....                       width=4          @stor_abs20
 STOR_ind_abs      1100 110. .... ....  .... .... .... ....                       width=4          @stor_ind_abs
 STOR_abs          0000 0000 0001 0011  1011 .... .... ....  .... .... .... ....  width=4          @stor_abs24
-STOR_rrp_imm      1100 0110 00.. ....  .... .... .... ....                       width=4          @stor_disp14_rrp_imm
-STOR_imm          0000 0000 0001 0011  0000 .... .... ....  .... .... .... ....  width=4 dbase=0  @stor_disp20_reg_imm
-STOR_imm          1100 0010 imm:4 ra:4                                           width=4 dbase=1 disp=0  &stor_imm
-STOR_imm          1100 0011 .... ....                                            width=4 dbase=0 disp=%load_u16  @stor_disp16_imm
-STOR_imm          0000 0000 0001 0011  0001 .... .... ....  .... .... .... ....  width=4 dbase=1  @stor_disp20_rp_imm
-STOR_rrp_imm      0000 0000 0001 0011  0010 .... .... ....  .... .... .... ....  width=4          @stor_disp20_rrp_imm
-STOR_abs_imm      1100 0001 .... ....  .... .... .... ....                       width=4          @stor_abs_imm
-STOR_abs_rrp_imm  1100 010. .... ....  .... .... .... ....                       width=4          @stor_abs_rrp_imm
-STOR_abs_imm      0000 0000 0001 0011  0011 .... .... ....  .... .... .... ....  width=4          @stor_abs24_imm
 
 &ldstm  cnt pair